Hur man löser det termiska problemet med chipförpackningar
Avancerade förpackningschips möter inte bara behoven av högpresterande datoranvändning, artificiell intelligens, kraftdensitetstillväxt, etc., utan komplicerar också värmeavledningsproblemen med avancerad förpackning. Eftersom en het punkt på ett chip kan påverka värmefördelningen av intilliggande spån. Sammankopplingshastigheten mellan chips är också långsammare i moduler än i SoC.
Ingenjörer letar efter effektiva sätt att avleda värme från komplexa moduler. Att placera flera chips sida vid sida i samma paket kan lindra termiska problem, men när företaget fördjupar sig ytterligare i spånstapling och tätare förpackningar för att förbättra prestandan och minska effekten, kämpar de mot en rad nya problem relaterade till värme.
Det nuvarande populära flip-BGA-förpackningsområdet med CPU och HBM är cirka 2500 kvadratmillimeter. Vi ser att en stor marker kan bli fyra eller fem små marker. Så det är nödvändigt att ha mer I/O för att dessa chips ska kunna kommunicera med varandra. Så du kan fördela värme. Faktum är att vissa enheter är så komplexa att det är svårt att enkelt byta ut komponenter för att anpassa dessa enheter för specifika fälttillämpningar. Det är därför som många avancerade förpackningsprodukter används för komponenter med mycket stora kvantiteter eller priselasticitet, som serverchips.
Under designprocessen kan kretsdesigners ha ett koncept för effektnivåerna för olika chips placerade i modulen, men de kanske inte vet om dessa effektnivåer ligger inom tillförlitlighetsintervallet. Därför letar ingenjörer efter nya metoder för att genomföra termisk analys av förpackningens tillförlitlighet innan de tillverkar förpackningsmoduler. Genom termisk simulering kan vi förstå hur värme leds genom kiselchips, kretskort, lim, TIM eller förpackningsöverdrag, samtidigt som vi använder standardmetoder som temperaturskillnad och effektfunktion för att spåra temperatur- och resistansvärden.
Termisk simulering är den mest ekonomiska metoden för att utforska val och matchning av material. Genom att simulera chips i deras arbetstillstånd upptäcker vi vanligtvis en eller flera hotspots, så vi kan lägga till koppar till substratet under hotspots för att underlätta värmeavledning; Eller byt förpackningsmaterial och lägg till en kylfläns.
I förpackningar avleds över 90 % av värmen från toppen av chipet till kylflänsen genom förpackningen, vanligtvis en vertikal fena baserad på anodiserad aluminiumoxid. Ett termiskt gränssnittsmaterial (TIM) med hög värmeledningsförmåga placeras mellan chipet och paketet för att hjälpa till att överföra värme. Nästa generations TIM för processorer inkluderar plåtlegeringar (som indium och tenn), samt silversintrat tenn, med ledningsförmåga på 60W/mK respektive 50W/mK.
Det initiala konceptet med avancerad förpackning är att det kommer att fungera som LEGO-byggklossar - chips som utvecklats vid olika processnoder kan sättas ihop och termiska problem kommer att lindras. Men detta kommer till en kostnad. Ur prestanda- och effektperspektiv är avståndet signalen behöver för att sprida sig avgörande, och kretsen förblir alltid öppen eller måste vara delvis öppen, vilket kan påverka den termiska prestandan. Att dela upp chips i flera delar för att öka produktionen och flexibiliteten är inte så enkelt som det kan verka. Varje sammankoppling i förpackningen måste optimeras, och hotspots är inte längre begränsade till ett enda chip.
Tidiga modelleringsverktyg kan användas för att utesluta olika kombinationer av chips, vilket ger en stor drivkraft för designers av komplexa moduler. I denna tid av ständigt ökande effekttäthet kommer termisk simulering och införandet av nya TIM fortfarande att vara avgörande.
