Hur man löser de termiska problemen med chipförpackningar

  Logikchips genererar värme, och ju tätare logiken är och ju högre utnyttjande av bearbetningselementen desto större värme. ...
Ingenjörer letar efter sätt att effektivt avleda värme från komplexa moduler.

Att placera flera chips sida vid sida i samma paket kan lindra termiska problem, men när företag fördjupar sig i spånstapling och tätare förpackningar för att öka prestandan och minska effekten, kämpar de mot en ny uppsättning värmerelaterade problem.

Avancerade förpackningschips kan inte bara möta behoven av högpresterande datoranvändning, artificiell intelligens, effekttäthetstillväxt etc., utan värmeavledningsproblemen för avancerad förpackning har också blivit komplexa. Eftersom hot spots på ett chip kommer att påverka värmefördelningen av intilliggande chip. Sammankopplingshastigheten mellan chips är också långsammare i moduler än i SoCs.

"Innan världen kom in på saker som flerkärniga, hade du att göra med ett chip som hade en maximal effekt på cirka 150 watt per kvadratcentimeter, vilket var en enpunktsvärmekälla", säger John Parry, chef för elektronik och halvledare på Siemens Digital Industries Software. Du kan avleda värme i alla tre riktningarna, så att du kan uppnå ganska höga effekttätheter. Men när du har ett chip och sätter ett annat chip bredvid det, och sedan sätter ett annat chip bredvid det, "De värmer upp varandra. Det betyder att du inte kan tolerera samma effektnivå för varje chip, vilket gör värmen utmaning mycket svårare."

Detta är en av huvudorsakerna till den långsamma utvecklingen av 3D-IC-stackning på marknaden. Även om konceptet är vettigt ur ett energieffektivitets- och integrationsperspektiv - och fungerar bra i 3D NAND och HBM - är det en annan historia när logiken ingår. Logikchips genererar värme, och ju tätare logiken är och ju högre utnyttjandet av bearbetningselementen är, desto högre värme.

 

 

01 Välj rätt paket

För chipdesigners finns det många förpackningsalternativ. Men prestanda för chipintegration är avgörande. Komponenter som kisel, TSV, kopparpelare etc. har alla olika termiska expansionskoefficienter (TCE), vilket påverkar monteringsutbytet och långsiktig tillförlitlighet.

Om du öppnar och stänger med en högre frekvens kan du stöta på problem med termisk cykling. Det tryckta kretskortet, lödkulorna och kisel expanderar och drar ihop sig i olika takt. Därför är det normalt att se termiska cyklingsfel i hörnen på förpackningen, där lödkulorna kan spricka. Så man kan lägga en extra jordledning där eller en extra strömkälla.

Det för närvarande populära flip-chip BGA-paketet med CPU och HBM har en yta på cirka 2500 kvadratmillimeter. "Vi ser att ett stort chip potentiellt blir fyra eller fem små chip", säger Mike McIntyre, chef för mjukvaruprodukthantering på Onto Innovation. "Så du måste ha mer I/O för att tillåta dessa chips att prata med varandra. Så du kan allokera värme.

I slutändan är kylning ett problem som kan hanteras på systemnivå, och det kommer med en rad kompromisser.

Faktum är att vissa enheter är så komplexa att det är svårt att enkelt byta ut komponenter för att anpassa dessa enheter för ett specifikt användningsområde. Det är därför som många avancerade förpackningsprodukter används för mycket högvolymer eller priselastiska komponenter, som serverchips.

02 Framsteg i simulering och testning av chipmoduler

Inte desto mindre letar ingenjörer efter nya sätt att utföra termisk analys av förpackningens tillförlitlighet innan förpackade moduler tillverkas. Till exempel ger Siemens ett exempel på en dual-ASIC-baserad modul som monterar ett fan-out omfördelningslager (RDL) på ett organiskt flerskiktssubstrat i ett BGA-paket. Den använder två modeller, en för RDL-baserad WLP och den andra för BGA på organiska substrat i flera lager. Dessa paketmodeller är parametriska, inklusive substratlagerstacken och BGA innan EDA-information introduceras, och möjliggör tidig materialutvärdering och val av formplacering. Därefter importerades EDA-data och för varje modell gav materialkartor en detaljerad termisk beskrivning av kopparfördelningen i alla lager. Den slutliga värmeavledningssimuleringen (se figur 2) beaktade alla material utom metalllocket, TIM och underfyllningsmaterial.

 

  JCETs tekniska marknadschef Eric Ouyang gick med JCETs och Metas ingenjörer för att jämföra den termiska prestandan hos monolitiska chips, multichipmoduler, 2.5D-interposers och 3D-staplade chips med en ASIC och två SRAM. Jämförelseprocessen håller servermiljön, kylfläns med vakuumkammare och TIM konstant. Termiskt sett presterar 2,5D och MCM bättre än 3D eller monolitiska chips. Ouyang och kollegor på JCET designade en resistormatris och effektenveloppdiagram (se figur 3) som kan användas i tidig moduldesign för att bestämma ineffektnivåerna för olika chips och ställa in korsningar innan tidskrävande termiska simuleringar. Om temperaturen kan kombineras tillförlitligt. Som visas i figuren framhäver en säker zon effektområdet på varje chip som uppfyller tillförlitlighetsstandarderna.

Ouyang förklarade att under designprocessen kan kretsdesigners ha en uppfattning om effektnivåerna för de olika chipsen som är placerade i modulen, men kanske inte vet om dessa effektnivåer ligger inom tillförlitlighetsgränserna. Detta diagram bestämmer det säkra strömområdet för upp till tre chips i en chipletmodul. Teamet har utvecklat en automatisk effektkalkylator för fler marker.

 

03 Kvantifiera termiskt motstånd

Vi kan förstå hur värme leds genom kiselchipet, kretskortet, limet, TIM eller förpackningslocket och använder standardmetoder för temperaturskillnad och effektfunktion för att spåra temperatur- och resistansvärden.

"Den termiska vägen kvantifieras med tre nyckelvärden - det termiska motståndet från enhetsövergången till omgivningen, det termiska motståndet från korsningen till höljet [ovanpå förpackningen] och det termiska motståndet från korsningen till kretskort", sa JCET:s Ouyang. termiskt motstånd. Han noterade att JCET:s kunder åtminstone kräver θja, θjc och θjb, som de sedan använder i systemdesign. De kan kräva att en given termisk resistans inte överstiger ett specifikt värde och kräver att förpackningens utformning ger denna prestanda. (Se JEDEC:s JESD51-12, riktlinjer för rapportering och användning av termisk paketinformation för mer information).

 

  Termisk simulering är det mest ekonomiska sättet att utforska valet och matchningen av material. Genom att simulera chipet i fungerande skick hittar vi vanligtvis en eller flera hot spots, så att vi kan lägga koppar till basmaterialet under hot spots för att underlätta värmeavledning; eller byt förpackningsmaterial och lägg till en kylfläns. Systemintegratören kan specificera att de termiska resistanserna θja, θjc och θjb inte får överstiga vissa värden. Normalt bör kiselövergångstemperaturen hållas under 125 grader.

Efter att simuleringen är klar genomför förpackningsfabriken en design av experiment (DOE) för att komma fram till den slutliga förpackningslösningen.

04 Välj TIM

I en förpackning försvinner mer än 90 % av värmen genom förpackningen från toppen av chipet till en kylfläns, vanligtvis anodiserade aluminiumbaserade vertikala fenor. Ett termiskt gränssnittsmaterial (TIM) med hög värmeledningsförmåga placeras mellan chipet och paketet för att hjälpa till att överföra värme. Nästa generations TIM för processorer inkluderar plåtlegeringar som indium och tenn, samt silversintrat tenn, med konduktiviteter på 60W/mK respektive 50W/mK.

När tillverkare övergår SoCs till chiplet-processer behövs fler TIM med olika egenskaper och tjocklekar.

YoungDo Kweon, senior chef för FoU på Amkor, sa att för system med hög densitet har termisk resistans hos TIM mellan chipet och paketet en större inverkan på den förpackade modulens totala termiska motstånd. Effekttrender ökar dramatiskt, särskilt för logik, så vi fokuserar på att hålla korsningstemperaturerna låga för att säkerställa tillförlitlig halvledardrift. Även om TIM-leverantörer tillhandahåller värden för termisk resistans för sina material, påverkas i verkligheten den termiska resistansen från chip till förpackning (θjc) av själva monteringsprocessen, inklusive bindningskvaliteten och kontaktytan mellan chipet och TIM. Han noterade att testning med faktiska monteringsverktyg och bindningsmaterial i en kontrollerad miljö är avgörande för att förstå faktiska termiska prestanda och välja den bästa TIM för kundkvalificering.

Luckor är ett särskilt problem. Siemens Parry sa: "Användningen av material i förpackningar är en stor utmaning. Vi vet redan att materialegenskaperna hos limmet eller limmet, och hur materialet väter ytan, kommer att påverka den totala termiska motståndskraften som materialet presenterar, det vill säga kontaktmotståndet beror mycket på hur materialet flyter in i ytan utan att skapa brister som skapar ytterligare motstånd mot värmeflödet.

 

05 Hantera värmeproblem annorlunda

Chipmakers letar efter sätt att lösa problemet med värmeavledning. Randy White, programansvarig för minneslösningar på Keysight Technologies, sa: "Förpackningsmetoden förblir densamma, om du minskar chipstorleken med en fjärdedel kommer det att gå snabbare. Det kan finnas vissa skillnader i signalintegritet. På grund av de externa paketnycklarna Bindningstråden går in i chipet, och ju längre tråden är, desto större är induktansen, så det finns den elektriska prestandadelen. Så, hur avleder man så mycket energi på ett tillräckligt litet utrymme. Det är en annan nyckelparameter som måste studeras ."

Detta har lett till betydande investeringar i banbrytande bindningsforskning, som till synes fokuserar på hybridbindning. Men hybridbindning är dyrt och förblir begränsat till applikationer av högpresterande processortyp, med TSMC för närvarande ett av de enda företagen som erbjuder denna teknik. Men utsikterna för att kombinera fotoner på CMOS-chips eller galliumnitrid på kisel är lovande.

06 Slutsats

Den ursprungliga idén för avancerad förpackning är att den ska fungera som legoklossar - chips som utvecklats vid olika processnoder kan sättas ihop och termiska problem kommer att lindras. Men detta kommer till en kostnad. Ur ett prestanda- och effektperspektiv är avståndet signalen behöver för att färdas viktigt, och kretsar som alltid är på, eller måste förbli delvis öppna, kan påverka termisk prestanda. Att dela upp ett chip i flera delar för att öka utbytet och flexibiliteten är inte så enkelt som det verkar. Varje sammankoppling i paketet måste optimeras, och hotspots är inte längre begränsade till ett enda chip.

Tidiga modelleringsverktyg kan användas för att utesluta olika kombinationer av chips, vilket ger designers av komplexa moduler ett stort uppsving. I denna tid av ständigt ökande effekttätheter kommer termisk simulering och införandet av nya TIM:er att förbli väsentliga.